

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-067729

(43)Date of publication of application : 11.03.1994

(51)Int.Cl.

G05D 3/12

G05D 3/12

(21)Application number : 04-216989

(71)Applicant : CANON INC

(22)Date of filing : 14.08.1992


(72)Inventor : KAWAMATA NAOKI

(54) PULSE COUNTING DEVICE

(57)Abstract:

PURPOSE: To control a position or a rotation angle of an object to be controlled with high accuracy and with high throughput by constituting the device so that a split rate of an interpolating means is varied in accordance with a specific expression by using a detecting means and a counter, and the lower bit of an output is not used by synchronizing with a variation of this split rate.

CONSTITUTION: An incremental encoder 1 generates a sine wave-like signal in accordance with a displacement amount of position information or a rotation angle information. An interpolator (N-th power folds of 2) generates a pulse signal by splitting this sine wave, and a second counter 4 counts a pulse from this interpolator 2, and outputs a position signal by a binary bit train. According to this invention, a split rate of the interpolator 2 is varied to an N-th power (N: a natural number) of 2, and it is possible to constitute it so that the lower bit of an output is not used by synchronizing with a variation of this split rate. By setting the split rate of the interpolator 2 to N-th power folds of 2, and executing a variation of the split rate and a shift of the output, a moving speed can be increased, while holding high accuracy.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平6-67729

(43) 公開日 平成6年(1994)3月11日

(51) Int.Cl.⁵

G 0 5 D 3/12

識別記号

庁内整理番号

F I

技術表示箇所

3 0 3 A 9179-3H

3 0 5 E 9179-3H

審査請求 未請求 請求項の数1(全 5 頁)

(21) 出願番号 特願平4-216989

(22) 出願日 平成4年(1992)8月14日

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 川又 直樹

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内


(74) 代理人 弁理士 谷 義一 (外1名)

(54) 【発明の名称】 パルスカウンタ装置

(57) 【要約】

【構成】 位置情報または回転角情報の変位量に応じてサイン波状の信号を発生する検出手段と、前記サイン波を分割してパルス信号を生成する内挿手段と、前記内挿手段からのパルスをカウントして位置信号を2進のビット列で出力するカウンタとを備え、前記内挿手段の分割率を2のN乗(N:自然数)に変化させ、該分割率の変化に同期して出力の下位ビットを使用しないようにした。

【効果】 本発明によれば、内挿手段の分割率を2のN乗倍とし、分割率の変化とカウンタ出力のシフトを行うことにより位置検出器としての精度を損なうことなく、移動速度を上げることができ、高精度かつ高スループットという要求を満たすことができる。また倍率の変化を出力のビットシフトで吸収するため、この信号を受け取る側では倍率の変化について考慮する必要がない。



【特許請求の範囲】

【請求項1】 位置情報または回転角情報の変位置に応じてサイン波状の信号を発生する検出手段と、前記サイン波を分割してパルス信号を生成する内挿手段と、前記内挿手段からのパルスをカウントして位置信号を2進のビット列で出力するカウンタとを備え、前記内挿手段の分割率を2のN乗（N：自然数）に変化させ、該分割率の変化に同期して出力の下位ビットを使用しないようにしたことを特徴とするパルスカウント装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、例えば位置決め装置の位置検出に好適な、パルスカウント装置に関するものである。

【0002】

【従来の技術】 従来から、位置決め制御を行うために、この種のパルスカウント装置が使われている。

【0003】 内挿器を持つパルスカウント装置は、図5のように構成される。ここで1は検出器、2は内挿器、3はパルスカウンタである。また図6は、図5中のそれぞれのポイントにおける信号であって、(a)は90度の位相差を持つサイン波状の信号、(b)は内挿器で分割したパルス、(c)はカウントした結果のビット列である。

【0004】 ここで内挿器2は基の信号の何倍のパルスを出すかが予め固定されていて、変化させることはできない。

【0005】

【発明が解決しようとする課題】 しかしながら上記従来例では、内挿器の分割率が固定されているため、以下のような欠点があった。

【0006】 すなわち、高精度の位置決めを行なう場合、検出器自体の分解能を上げると共に、内挿器の分割率を上げることで検出精度を高めている。その結果、変位置あたりのパルス数は増大する。

【0007】 一方、パルスカウント装置を用いた位置決め装置としてのスループットを上げるためには、移動速度を上げて移動時間を短縮することが要求される。例えば、精度を2倍にしたときに、移動時間を同じにするためにはパルスカウント速度を2倍にしなければならない。

【0008】 従って、高精度と高スループットという2つの目標を達成するためには、カウンタのパルスカウント速度がネックになり、精度を重視するかスループットを重視するかのトレードオフに陥る欠点があった。

【0009】 よって本発明の目的は上述の点に鑑み、被制御対象物の位置あるいは回転角を高精度かつ高スループットにて制御し得よう構成したカウンタ装置を提供することにある。

【0010】

【課題を解決するための手段】 かかる目的を達成するために本発明は、位置情報または回転角情報の変位置に応じてサイン波状の信号を発生する検出手段と、前記サイン波を分割してパルス信号を生成する内挿手段と、前記内挿手段からのパルスをカウントして位置信号を2進のビット列で出力するカウンタとを備え、前記内挿手段の分割率を2のN乗（N：自然数）に変化させ、該分割率の変化に同期して出力の下位ビットを使用しないようにしたものである。

【0011】

【作用】 本発明では、内挿手段による分割率を可変とすることにより、位置決めの精度向上ならびに被制御対象物の移動時間の短縮化を両立でき、高精度の位置決めと高いスループットを必要とする位置決め装置等の位置検出に利用することができる。

【0012】 すなわち上記課題を解決するため本発明では、被制御対象物の移動中の速度に対する精度の要求は位置の精度要求に対して低いことを利用して、移動速度に応じて内挿手段の分割率を可変にし、高速時は低精度とすることによりパルスカウント速度の制限を軽減して移動時間の短縮を計り、低速時は高精度でカウントを行ない位置決め精度を保持する。これにより、相反する目標である高精度と高スループットを併せて実現するものである。さらに、内挿手段の分割率を2のN乗とすれば、2進の出力ビット列においては、下位ビットを使用しないことで分割率の変化を吸収できるため、カウンタの情報を利用する側にとっては分割率の変化を考慮する必要がない。

【0013】

【実施例】 以下、本発明の実施例を詳細に説明する。

【0014】 実施例1

図1は、検出器としてインクリメンタルエンコーダを用いた本発明の一実施例を示す。本図において、1はインクリメンタルエンコーダ、2は内挿器（2のN乗倍）、3は内挿器の出力をカウントする第1のカウンタ、4はエンコーダ出力の元信号をカウントする第2のカウンタ、5は第1のカウンタの出力レジスタ（Nビット）、6は第2のカウンタの出力レジスタ（5、6で斜線の部分は全体のビット列の長さを示すためのもので実際は存在しない）、7は第1の出力レジスタと第2の出力レジスタの和をとる加算器、8はこのパルスカウント装置の出力レジスタ、9はパルスの時間変化率を調べて切り替え信号を発生する切り替え器、10は切り替え器9からの信号で第1のカウンタのカウント結果を加算器7に加えるか否かを決定するスイッチである。

【0015】 次に、図2を参照して本実施例の動作を説明する。ここでは、AからBに加速減速して移動し位置決めすることを考える。速度はa)のように時間変化する。Aの速度で切り替え器9が切り替え信号を出し、A

3

より速い速度ではスイッチ10を開き（図では下側）、第1のカウンタ出力を使わないようにする。従って、イからウまでの間は第2のカウンタ出力のみを使う。図2のb)は、このときの位置変化を示す。AからCの間は第1と第2のカウンタ出力を使う高精度領域、CからDの間は移動速度が高いため第2のカウンタ出力のみを使う低精度領域である。ウでスイッチ10が切り替わるので、DからA間での最終的な位置決めは高精度領域で行われる。

【0016】実施例2

図3は、本発明の第2の実施例を示す。図1と同一の部分には同一番号を付加して説明は省略する。図3において、11はパルス時間変化に応じて内挿器2の分割率と第1のカウンタ3の出力のシフト量を変化させる切り替え器である。内挿器2は図のように元信号を2倍ずつ分割するユニットから成り、切り替え器11からの信号によって入力から出力に至るユニット数を1ユニットずつ変化させることができる。

【0017】これにより、図2におけるCD間の分割率（全体では倍率）を何段階かに分けることができ、移動中の速度制御の精度を増すことができる。

【0018】実施例3

図4は本発明の第3の実施例を示す。図1と同一の部分には同一番号を付加して説明は省略する。この構成により、上記実施例2の特性を有しながら、第2のカウンタ4と加算器7は不要となる。

【0019】

【発明の効果】以上説明したとおり本発明によれば、内挿手段の分割率を2のN乗倍とし、分割率の変化とカウンタ出力のシフトを行うことにより位置検出器としての精度を損なうことなく、移動速度を上げることができ、

4

高精度かつ高スループットという要求を満たすことができる。また倍率の変化を出力のビットシフトで吸収するため、この信号を受け取る側では倍率の変化について考慮する必要がない。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すブロック構成図である。

【図2】本発明の実施例の動作を説明する線図である。

【図3】本発明の第2の実施例を示すブロック構成図である。

【図4】本発明の第3の実施例を示すブロック構成図である。


【図5】従来技術の説明図である。

【図6】従来技術の説明図である。


【符号の説明】

- 1 インクリメンタルエンコーダ
- 2 内挿器（2のN乗倍）
- 3 内挿器の出力をカウントする第1のカウンタ
- 4 エンコーダ出力の元信号をカウントする第2のカウンタ
- 5 第1のカウンタの出力レジスタ（Nビット）
- 6 第2のカウンタの出力レジスタ（斜線の部分は全体のビット列の長さを示すためのもので実際は存在しない）
- 7 第1の出力レジスタと第2の出力レジスタの和をとる加算器
- 8 パルスカウント装置の出力レジスタ
- 9 パルスの時間変化率を調べて切り替え信号を発生する切り替え器
- 10 切り替え器9からの信号で第1のカウンタのカウント結果を加算器7に加えるか否かを決定するスイッチ


【図4】




【図1】




【図2】



【図5】



【図6】



【図3】

